Search for tag: "fpga & vhdl"

4.1 FPGA & Microcontroller

In deze laatste kennisclip van de serie bespreek ik hoe een microcontroller als softcore of als system on chip, gecombineerd kan worden met een FPGA. Het is voornamelijk een bespreking van bestaande…

From  Jasper van den Heuvel 10 likes 101 plays 0  

3.3 Timing constraints wizard

In deze kennisclip wordt besproken hoe je met behulp van de GUI van vivado verschillende timingconstraints kunt instellen. Tenslotte worden er tips gegeven over wat je kunt doen om de timing van jouw…

From  Jasper van den Heuvel 6 likes 81 plays 0  

3.2 Constraints

In deze kennisclip wordt besproken wat constraints zijn en worden een aantal voorbeelden genoemd van waar je constraints voor kunt gebruiken.

From  Jasper van den Heuvel 4 likes 98 plays 1  

3.1 Timing begrippen

In deze kennisclip leg ik een aantal begrippen uit die te maken hebben met timing. Deze begrippen moeten duidelijk zijn voor het kijken van de vervolg video's. De begrippen die besproken worden…

From  Jasper van den Heuvel 3 likes 123 plays 0  

2.1 Attribute

In deze kennisclip laat ik zien wat attributen zijn en wat ze doen.

From  Jasper van den Heuvel 2 likes 108 plays 1  

2.2 Timing

In deze kennisclip vertel ik hoe metastabiliteit kan ontstaan en hoe je verschillende klokdomeinen kunt synchroniseren om metastabiliteit te voorkomen.

From  Jasper van den Heuvel 1 likes 98 plays 0  

2.3 Keyboard

In deze kennisclip leg ik uit hoe een PS2 toetsenbord werkt met behulp van scancodes. Tevens introduceer ik hiermee de opdracht van deze week.

From  Jasper van den Heuvel 8 likes 170 plays 0  

7.1 Multi user, multi architecture

In deze kennisclip bekijken we hoe je meerdere architectures onder één entity kunt hangen en waarvoor je dit zou kunnen gebruiken. Ook wordt benoemd waar je op moet letten bij het…

From  Jasper van den Heuvel 1 likes 46 plays 1  

6.3 Block Memory IP-core

In deze kennisclip laat ik zien hoe je met behulp van de IP-cores block memory aan kunt maken en kunt initialiseren met een COE-file.

From  Jasper van den Heuvel 7 likes 208 plays 1  

6.2 Block Memory RAM-ROM

In deze kennisclip gaan we in op de dedicated RAM/ROM blokken binnen de FPGA en komen enkele configuratiemogelijkheden aan bod.

From  Jasper van den Heuvel 0 likes 152 plays 0  

6.1 Distributed ROM-RAM

In deze kennisklip wordt het geheugen besproken met betrekking tot RAM en ROM. De uitleg begint met de mogelijkheden waarop in een FPGA geheugenblokken kunnen worden gemaakt. Vervolgens wordt in deze…

From  Jasper van den Heuvel 3 likes 208 plays 0  

5.2 Video geheugen

In deze kennisclip wordt besproken hoe je het video geheugen kunt opbouwen. Dit kun je zien als een grafische kaart. Er wordt besproken hoe je iets grafisch kunt weergeven, hoe je karakters kunt…

From  Jasper van den Heuvel 3 likes 174 plays 0  

5.1 Monitor- display & VGA

In deze kennisclip wordt besproken hoe een VGA scherm aangestuurd wordt, welke timing daarvoor nodig is en wordt een stukje voorbeeldcode besproken. Tot slot wordt er een demo gegeven van de clocking…

From  Jasper van den Heuvel 7 likes 356 plays 3  

4.3 Loops

In deze kennisclip bespreek ik de verschillende loops die je kunt toepassen en wat het doet als je er hardware mee wilt genereren.

From  Jasper van den Heuvel 6 likes 94 plays 0  

4.2 State machines

In deze kennisclip bespreek ik de manier waarop je in VHDL een state machine moet beschrijven, zodat die zo goed mogelijk geoptimaliseerd wordt tijdens synthese.

From  Jasper van den Heuvel 1 likes 193 plays 0  

4.1 Synchrone systemen

In deze kennisclip kijken we naar synchrone systemen. Daarbij leggen we de vergelijking tussen asynchrone en synchrone systemen en hoe je om moet gaan met een synchroon systeem in een FPGA.

From  Jasper van den Heuvel 2 likes 150 plays 0