Skip to content
My Media
My Playlists
My History
Login
Add New
Media Upload
YouTube
Stitch videos
My Media
My Playlists
My History
Login
Home
Avans Hogeschool
Vakgebieden
Aarde en Milieu
Economie en Bedrijf
Exact en Informatica
Gedrag en Maatschappij
Gezondheid
Kunst en Cultuur
Onderwijs en Opvoeding
Onderzoek
Recht en Bestuur
Taal en Communicatie
Techniek
Xplora Collectie
Algemeen
Economie
Gezondheidszorg
Kunst
Recht
Techniek
Welzijn
Xplora Archief
All Channels
My Media
Help
Home
Avans Hogeschool
Vakgebieden
Aarde en Milieu
Economie en Bedrijf
Exact en Informatica
Gedrag en Maatschappij
Gezondheid
Kunst en Cultuur
Onderwijs en Opvoeding
Onderzoek
Recht en Bestuur
Taal en Communicatie
Techniek
Xplora Collectie
Algemeen
Economie
Gezondheidszorg
Kunst
Recht
Techniek
Welzijn
Xplora Archief
All Channels
My Media
Help
4.2 State machines
From
Jasper van den Heuvel
likes
views
comments
Related Media
Details
Back
In deze kennisclip bespreek ik de manier waarop je in VHDL een state machine moet beschrijven, zodat die zo goed mogelijk geoptimaliseerd wordt tijdens synthese.
Tags